主动电子扫描阵列（AESA）雷达技术是现代先进武器系统的核心组成部分，尤其在机载作战平台中扮演着重要角色。未来，AESA架构的发展将不仅局限于其最初的军事用途，还将拓展至诸如地球物理测量、汽车辅助驾驶系统、自动驾驶车辆、工业自动化乃至增强现实等多个领域——所有这些领域都需要处理大量传感器数据，并将其整合进决策模型中。随着AESA技术的不断普及，其应用范围将超出专业的雷达信号处理领域，渗透到更为广泛的场景中。在这些新的应用环境中，AESA设计将遵循常见的嵌入式系统开发流程，即以中央处理器（CPU）和软件为核心，采用C语言为基础且与硬件解耦的方式。在这篇文章中，我们将从资深雷达信号处理专家及传统嵌入式系统设计师的角度探讨AESA雷达的架构演进。

典型系统的角色

扫描阵列雷达与传统的移动盘式雷达之间的主要区别在于天线的设计。扫描阵列雷达没有使用常见的连续旋转抛物面天线，而是大多数情况下使用了固定的平面天线。在这种阵列中，并不是只有一个单元聚焦于反射器上，而是由数百至上千个单元组成，每个单元都有自己的收发器模块。系统中的电子电路负责处理每个单元信号的振幅和相位，以形成雷达波束的方向图，并对其进行聚焦，从而定义了整个天线的方向图。

这种方法减少了对机械运动部件的依赖，使得雷达能够实现传统天线难以达到的功能，例如即时改变波束的方向，同时在多个方向上进行发送和接收操作，或者将阵列划分为多个子阵列以执行不同的任务，比如地形探测的同时进行目标跟踪。实现这些功能只需要在发射器中添加特定的信号，并在每个接收器中将信号分离出来即可。这种方法通常被称为波束成形或空间复用技术。

一个完整的雷达系统从CPU簇开始，信号被传输到天线，然后接收到回波信号（如图1所示）。在信号处理的初期阶段，软件控制的波形发生器生成系统需要发送的啁啾信号（一种频率随时间线性变化的信号）。根据具体应用的不同，可能需要进行降噪、多普勒处理以及考虑隐身技术等因素，这些都会对信号的质量和有效性产生影响。

波形发生器生成的信号会被送入聚束网络，在这里信号被分配给每个发射通道。在这个阶段，数字复用器会在每个通道上施加振幅加权，以实现空间滤波并对波形进行整形。这个过程也可以延迟到后续步骤进行。在许多设计方案中，每个通道的信号随后会经过数模转换器（DAC），接着进入模拟中频（IF）和射频（RF）上变频器。经过RF上变频后，信号会被发送到独立的发射模块，在那里附加相移或时延，并调整振幅（如果之前未在基带中完成的话），最后进行滤波和放大。

在接收过程中，信号则通过相反的路径传递。在每个天线单元，信号首先通过限幅器和带通滤波器来保护低噪声放大器。放大后的信号驱动RF下变频器，这可能包括模拟放大和相位调整功能。信号从中频（IF）级别传输到基带，每个天线单元的信号被送入各自的模数转换器（ADC）。之后，聚束模块将天线信号重新组合成一路或多路复数数据样本流，每一路数据流代表了来自某一接收波束的信号。这些信号流随后通过高负荷的数字信号处理（DSP）电路，进一步处理数据，进行多普勒处理，并试图从背景噪声中提取出有用的信号。

什么时候进行数据转换

在许多传统设计中，大部分信号处理工作是通过模拟方式进行的。然而，随着数字技术的进步，尤其是数据转换器速度的提升、功耗的减少以及成本的下降，数据转换器逐渐靠近天线单元。Altera 应用专家 Colman Cheung 曾提出一种理想化的系统构想，即直接从数模转换器（DAC）驱动天线单元。不过，截至2013年，这样的设计在技术上还未完全成熟，尤其是在trans-GHz RF（跨吉赫兹射频）领域。

目前，数据转换器可以放置在中频（IF）层，进行IF频率的转换，所有的基带处理工作则完全数字化（如图2所示）。在基带的聚束网络中，可以在天线单元之间以数字方式生成干涉方向图所需的时延，无需每个天线单元配备模拟相移器或延时线。这种方式允许数字信号处理（DSP）设计人员将发送和接收路径分解为独立的功能模块，如乘法器、滤波器、用于延时的FIFO（先进先出队列）以及加法器，并在MATLAB等工具中对这些模块进行建模和仿真，从而利用现有的库来实现它们。

对于计算密集型的任务，可以将其部署在专门定制的ASIC（专用集成电路）、FPGA（现场可编程门阵列）或GPU（图形处理单元）上，而较为简单的运算可以通过编写运行在DSP芯片或加速器上的代码来完成。这种灵活性使得系统设计可以根据性能和成本的要求进行优化。

在信号处理中，特别需要注意的是信号从聚束网络输出后的接收链处理，这是因为该阶段的存储和计算需求极为庞大，并且涉及的动态范围非常广泛——从干扰发射器的输入信号到搜索探测范围的极限。这需要使用高精度的浮点硬件以及具备强大处理能力的系统。

在接收链的最终阶段，对接收链进行了有针对性的修改和实现。通过滤波、聚束以及脉冲压缩等处理阶段，接收链的主要任务是从噪声中提取信号，特别是那些可能包含环境中实际目标信息的信号。一旦信号被提取出来，关注点便从信号本身转移到其所代表的目标上，这时任务的重点也随之发生变化。

从信号到目标

脉冲压缩标志着这一抽象处理过程的起点。脉冲压缩器通常在时域或频域内通过自相关技术来识别可能包含发送啁啾的波形。然后，它将这些波形表示为脉冲目标——即包含到达时间、频率、相位以及其他相关信息的数据包。从这一点开始，接收链处理的就是这些数据包，而非原始接收到的信号。

接下来的步骤通常是进行多普勒处理。首先，脉冲被组织成一个网格阵列（如图3所示）。在这个阵列中，每一列包含了从特定发射啁啾返回的脉冲。阵列中有许多列，这取决于系统能容忍的最大延迟时间。阵列中的行代表了返回切换的时间：距离阵列x轴越远，意味着发射啁啾与接收脉冲到达时间之间的延迟越大。因此，这些延时网格也代表了与反射脉冲对应目标的距离。

将一系列啁啾脉冲放入正确的网格后，多普勒处理程序会水平移动数据，观察从单一目标返回的脉冲随时间的变化，从而提取出相对速度和目标方向的信息。这种处理方式需要一个大型的环形缓冲区，无论多普勒算法一次能够处理多少网格，缓冲区都必须能够容纳所有的网格数据。

在更先进的系统中，阵列中增加了第三个维度。通过将天线阵列划分为子阵列，系统可以同时发射多个波束，并使用相同或多波束天线方向图配置的接收器来监听。或者，系统可以通过波束成形或合成孔径技术来扫描波束。当装载压缩后的脉冲时，系统构建了一个三维的网格阵列：一个轴表示发射的脉冲，第二个轴表示返回的延迟，第三个轴表示波束的方向（如图4所示）。这样一来，对于每一个脉冲，我们都拥有了二维或三维的网格阵列，同时表示距离和方向——即表示物理空间。这种内存布局正是空时自适应处理（STAP）的基础。

这一术语可以解释为：“空时”，数据集在三维空间中统一了目标的位置，并包含了与目标相关的啁啾时间。之所以称之为“自适应”，是因为算法能够从数据中获得自适应滤波的效果。

从概念上讲，也是实际操作中的情况，构建自适应滤波器的过程涉及矩阵求逆：需要找到一个矩阵与数据相乘，以揭示隐藏在噪声中的结果。据Altera资深技术营销经理Michael Parker所述，用于推断隐藏方向图的信息可能来源于多普勒处理过程中发现的线索、其他传感器收集的数据，或者是智能数据。运行在CPU上的算法将假设的方向图插入矩阵方程中，以求解出能够产生预期数据的滤波函数。

显然，在这一点上，计算负载是非常巨大的。逆变换算法所需的动态范围要求使用浮点运算。对于战斗环境中一个实际的中等规模系统而言，必须实时处理这些数据，Parker估计STAP负载将达到几个TFLOPS（每秒万亿次浮点运算）。而在采用低分辨率、窄动态范围的系统中，如简单的汽车辅助驾驶系统或合成孔径成像系统，实时性要求较低，因此计算负载也会显著减少。

从STAP处理后的信息会被传递到通用CPU中，进行更加复杂的但计算量较小的操作，软件会尝试对目标进行分类、构建环境模型、评估威胁或通知操作员，甚至直接采取紧急措施。在此阶段，我们不仅在信号处理域处理信号，而且还进入了人工智能的领域。

两种体系结构

从一位经验丰富的雷达系统设计师的角度来看，我们对AESA战斗雷达的理解还相当表面。这种视角将网络视为一个相对静态的DSP链，所有部分都连接到STA模块，后者本质上是一个由软件控制的矩阵算术单元。此外，从DSP专家的角度来看，这就是一组CPU核心。

相比之下，汽车或机器人系统的设计人员可能会从一个完全不同的角度来看待这个问题。对于嵌入式系统设计者来说，整个系统更像是一个大型的软件集合，其中包含一些高度专业化的I/O设备，以及一些需要加速的任务。对于熟悉雷达信号处理的专业人士来说，考虑到信号处理和通用硬件的比例，他们可能会对这种以软件为中心的方法感到不解。很明显，机载多功能雷达的数据速率、灵活性和动态范围要求使用专用的DSP流水线以及大量的本地缓冲来实现实时处理。但对于那些拥有较少天线单元的不同应用，简单环境、较短的距离和较低的分辨率，以CPU为中心的观点带来了一些有趣的问题。

莱斯大学教授Gene Frantz提出了两个关键问题：一是定义真实的I/O环境；二是选择合适的CPU。Frantz指出，“很少只有一个CPU，更常见的是异构多处理器系统。”他建议，这种设计方法不应从MATLAB中的DSP函数开始，而是应该从用C语言描述的整个系统开始。然后，以CPU为中心的设计者不是定义DSP和CPU域之间的硬件边界，而是“不断地优化并加速C代码。”

实际结果可能与以DSP为中心的方法大相径庭。例如，以CPU为中心的方法一开始假设所有任务都在一个通用CPU上执行。如果速度不够快，这种方法会转向多CPU系统，共享一个分层的统一内存。只有当多核处理不足以完成任务时，才会转向优化的硬件加速器。

同样，以CPU为中心的设计从假设一个统一内存开始。它为每个处理器分配连续的高速缓存，为加速器分配本地工作存储器。它开始时不假定任何硬件流水线，也不将任务混合映射到硬件资源上。

在最严苛的应用中，同一系统设计可能会同时采用两种架构方法。几乎每个任务严格的带宽和计算需求都促使采用专用硬件流水线和内存实例化。为了大幅降低功耗，可能需要采用更高精度的数字方法，这使得任务间的硬件共享变得复杂。

精度是Frantz强调的一个方面。他指出，“将有效位数减少一半可以使性能提高一个数量级。”为了降低功耗，可以在这方面做出妥协或部分妥协。

Frantz还提到了模拟/数字边界的议题。他说：“我们需要重新审视模拟信号处理。三十年前，我们开始告诉系统设计者，只要做好数据转换，其余的都用数字方法解决。但在8位分辨率的情况下，模拟和数字方法基本上是等效的。模拟方法是否更好？这取决于在您的系统中，‘更好’的含义是什么。”

在地球物理测绘或自动陆地车辆系统中使用的合成孔径雷达等窄带系统会采用与战斗雷达完全不同的架构。它可以使用模拟滤波器、上变频器/下变频器以及聚束功能来完成宽带存储系统的后续处理工作，并使用带有浮点加速器和动态负载平衡功能的多个异构处理器（如图5所示）。

将信号处理任务可视化并在软件中完成，为系统设计人员带来了新的运行时选择，例如在不同任务之间动态调配处理资源、关闭不必要的处理器、根据数据模式尽早调整算法，或是同时运行多种算法以确定哪种能够产生最佳结果。

AESA雷达系统不仅提供了一个丰富的环境来探索实现策略，还为研究如何处理大量信号的系统提供了手段。这些有源阵列不仅应用于军事领域，在许多其他设计中也有广泛的应用。因此，不应将思维局限于传统的嵌入式设计理念中。对于那些同样需要处理大量信号的领域，应当采取新的思维方式，这包括信号智能和网络安全等应用。这些都是值得关注的领域。